أنت هنا

DIFFÉRENTIELLE À PRÉCHARGE : APPLICATION AUX OPÉRATEURS ARITHMÉTIQUES

التبويبات الأساسية

Bachar A. HASSAN

 

Univ.

I.N.P. de Grenoble

Spéc.

Génie Microéletronique

Dip.

Année

# Pages

D.N.R.

1995

191

La complexité et la vitesse de fonctionnement des circuits intégrés, atteignent un seuil où les systèmes asynchrones deviennent une alternative intéressante pour résoudre certains problèmes des systèmes synchrones .

Après une étude générale sur les différents types de systèmes asynchrones nous sommes passés à l’étude de la circuiterie asynchrone : différentes logiques ont été étudiées et nous avons choisi la logique DCVS ( Differential Cascode Vlotage Switch Logic ) pour la suite de l’étude . Nous sommes ensuite passés à l’étude et la conception des opérateurs arithmétiques asynchrones, première expérience d’utilisation de la logique DCVS . Nous avons étudié quatre architectures d’additionneurs-soustracteurs et plusieurs types de multiplieurs parallèle-parallèle . Puis nous avons conçu et fabriqué un multiplieur – accumulateur 18 x 12 + 30 bits, utilisant un arbre à retenue bloquée ( carry-save ) et un additionneur rapide, capable de fonctionner en modes synchrone et asynchrone .

L’étude des pipelines asynchrones a été ensuite abordée . Nous avons étudié plusieurs méthodes pour réaliser ces pipelines et nous avons proposé quelques modifications à certaines d’entre elles . Ces modifications ont permis à ces pipelines de devenir plus rapides .

L’étude des opérateurs et du pipeline asynchrone nous a fait sentir le besoin d’une bibliothèque de cellules standards asynchrone et nous a donné les grandes lignes pour concevoir cette bibliothèque, en logique DCVS .

La dernière partie de notre travail a été consacrée à l’étude des anneaux autoséquencés (Self Timed Rings) . Après une étude général de ces anneaux nous y avons introduit la même modification introduite au pipeline asynchrone . Ceci a permis de diminuer les nombres d’étages minimal et optimal de ces anneaux . La conception de la multiplication parallèle-série ainsi que la division en anneau a ensuite été étudiée . Quatre diviseurs implémentés en anneaux ont finalement été conçus en utilisant les cellules de la bibliothèque asynchrone .